Sessions posters de l’édition 2025 du Colloque National du GDR SOC2
| Lieu | Dates |
|---|
| Campus Science, Université Bretagne Sud, Lorient |
du 11 au 13 juin 2025 |
Le colloque national du GDR SOC2 est LE rendez-vous de notre communauté.
Comme chaque année, l’évènement accueillera des exposés d’invités experts, une session démo, ainsi que des discussions et des rencontres, au cours notamment de plusieurs sessions posters.
Il n'est plus possible d'effectuer une soumission.
Les soumissions acceptées seront mises à disposition des participants du colloque en version numérique sur le site web, via le programme détaillé.
Pour rappel, les auteurs de chaque soumission acceptée s’engagent à élaborer un poster au format A0 portrait (avec œillets, si possible) et à le présenter durant la session poster qui leur sera attribué lors du colloque le 11, 12 ou 13 juin 2025 à Lorient.
Répartition des posters / Poster’s distribution
Pour des raisons de lisibilité, les axes sont remplacés par les lettres suivantes :
For readability reasons, axe names have been replaced by lettres:
- Calcul embarqué haute performance : H
- Systèmes robustes fiables et sécurisés : S
- Intelligence artificielle et systèmes embarqués : I
- Méthodologies et outils : O
- Technologies du futur : F
- Systèmes Connectés pour les Transitions : T
- Circuits et Systèmes AMS & RF : C
Ainsi, un poster relevant des axes “Systèmes robustes fiables et sécurisés, Intelligence artificielle et systèmes embarqués, Technologies du futur, Circuits et Systèmes AMS & RF” sera indiqué par “-SI-F-C”.
Thus, a poster in the topics “Systèmes robustes fiables et sécurisés, Intelligence artificielle et systèmes embarqués, Technologies du futur, Circuits et Systèmes AMS & RF” will result in “-SI-F-C”.
Session 1 - jeudi / thursday (12/06), 10 h → 11 h
| Titre | Présentateur / Présentatrice | Axe(s) |
|---|
| A Comprehensive Framework for Automated and Scalable Testing of Analogue and Mixed-Signal Circuits in On-Chip Systems |
Kouamo Jules Quentin |
-SIO--C |
| A retrospective on DISPEED – Leveraging heterogeneity in a drone swarm for IDS execution |
Lannurien Vincent |
--I---- |
| Accelerating Transformer Networks on FPGA |
Chen Eric |
--I---- |
| Adaptative and optimized AI for the IoT Edge Cloud Continuum |
Bernard Léo |
--I---- |
| An Analog MAC Cell in Standard CMOS for Neural Network Inference |
Bouchakour Mohamed |
--I---- |
| Assessing the Vulnerabilities of RISC-V using the gem5 Simulator |
Khan Mahreen |
---O--- |
| Atténuation à faible coût des chevaux de Troie matériels dans un NoC utilisant une compression basée sur la technique Delta |
Amara Hamza |
-S----- |
| Compact Modelling of Reconfigurable Field Effect Transistors Towards Smart Sensing Applications |
Arsalane Amine |
----F-- |
| Comparative Study of Safety and Security-Protected AES Designs |
Thirion Daniel |
-S-O--- |
| Compression ANS pour des réseaux de neurones |
Romane Olivier |
H-I---- |
| Design Optimization of CMOS-based Analog Spiking Neurons: A technological perspective |
Kansal Harshit |
----F-- |
| Design-Technology Co-Optimization Methodologies for a FeMFET Bitcell |
Pronsato Rosario |
---O--- |
| Digital SRAM Modeling for Test |
Ronga Dorian |
-S----- |
| Distributed Machine Learning Inference Using Commodity SoC-FPGAs: First Results |
Hannoun Mathieu |
--I---- |
| Estimation temps réel de pagayage par capteurs de force |
Bouro Souébou |
-----T- |
| Evaluation of the Interactions Between Cybersecurity and Reliability Mitigations in the Internet of Things |
Serru Théo |
-S----- |
| Exploiting Near-Data Processing for Far-Edge Applications |
Santoro Fiona |
H------ |
| FeMFET-Based Accelerator Design for iMC |
Cauquil Antoine |
H------ |
| FPGA-Based Framework for Memory Exploration in Heterogeneous AI Systems |
Paiva Alencar Felipe |
--I---- |
| Hybrid Intrusion Detection Systems for Internet of Things Gateway Against Wireless Attacks |
Li Tianxu |
-S----- |
| Implémentation de l’algorithme AKAZE en SYCL pour multicœur |
Haddouche Sonia |
H--O--- |
| Machine Learning Approaches for Application Mapping Optimization in Network-on-Chip Architectures |
Ghrayeb Zainab |
---O--- |
| Mapping a DNN Model to Heterogeneous Hardware Resources |
Saoudi Salsabil |
--I---- |
| Multi-mode Network-on-Chip for AI dataflow accelerators |
Zhiri Mohamed Amine |
--I---- |
| Multi-Trojan Radio-Frequency Retroreflector Attacks |
Granier Pierre |
-S----- |
| Plug, Play, Betray: Edge TPU Under Man‑in‑the‑Middle Attack |
Niang Seydina Oumar |
-SI---- |
| Poster: A microarchitectural signals analysis platform to craft Hardware Security Counters |
Georget Lucas |
-S----- |
| Protection des SoCs par l’isolation : état de l’art et prospectives |
Baissat-Chavent Simon |
-S----- |
| STDP-Trained Spiking Neural Network Reliability Assessment Through Fault Injections |
Jouni Zalfa |
-S----- |
| Timing Prediction of Deep Neural Networks on Multi-Core Platforms with Memory Hierarchy Effects |
Cantin Antoine |
--I---- |
| TrustMe: A high-level cycle accurate power estimator for secure embedded processors |
Ghliss Mustapha Khairan |
--I---- |
| Un générateur de LFSR VHDL en sources ouvertes |
Garcia Samuel |
---O--- |
| Work in Progress: Securing a Critical Variable at Compile Time |
Bourgeais Clara |
-S----- |
Session 2 - jeudi / thusrday (12/06), 15 h 30 → 16 h 30
| Titre | Présentateur / Présentatrice | Axe(s) |
|---|
| A 22nm Ferroelectric nvSRAM for Critical Systems |
Rhetat Lucas |
-S----- |
| A dataflow-based design flow for heterogeneous embedded systems |
Morin Jacques |
H------ |
| Accelerating Kolmogorov-Arnold Networks on Systolic Arrays |
Errabii Sohaib |
--I---- |
| Adaptive Computing Architecture for Embedded Continual Learning |
Bourenane Abdelghani |
--I---- |
| Adaptive layer compression and storage with QoS-aware loading for LLMs serving |
Bouzouad Meriem |
--I---- |
| Analyse de la sensibilité des réseaux de neurones convolutifs quantifiés |
Alkaf Ahmed |
--I---- |
| Automatic Characterization of Colorectal Cancer Markers |
Lucas Garance |
--I---- |
| Benefits of On-wafer Calibration for RF Characterization of InP DHBT Technology Devices |
Cisse Moussa |
----F-- |
| Characterization of the Bacteria E.coli Impedance |
Xi Yuxuan |
-----T- |
| Compression Schemes for Edge AI |
Gani Manar |
--I---- |
| Deep Visual-Geolocalization in Maritime Coastal Environment |
Foucher Alexandre |
-SI---- |
| Détection de Hardware Trojan basée sur les Anomalies du Comportement Transitoire |
Tual Quentin |
-S----- |
| Development of a VHDL code generator for fixed point activation functions |
Delmotte Aurélien |
--I---- |
| Digital Designs comparative analysis on key parameters for 18, 28 and 40 nm technology nodes |
Poullot Amélie |
---O--- |
| Emerging methodologies for system-circuit-technology co-optimisation for near-memory computing |
Benamara Hichem |
---O--- |
| Evaluating GEMM Execution on Systolic Arrays |
Zoroufchian Mohammadali |
H------ |
| Exploring custom instruction support on CGRAs through fined-grained, eFPGA-based elements |
Pajot Léo |
H--O--- |
| Fast Vulnerability Assessment For Selective Fault-Tolerance |
Nikiema Pegdwende Romaric |
-S----- |
| FPGA-based Deep Learning Object Detection for Event Cameras in Drones |
Gaudard Arthur |
--I---- |
| Hardware telemetry for the security of embedded systems |
Henault Adam |
-S----- |
| Implementation and Training of Convolutional Neural Networks using Adder Graphs |
Garcia Rémi |
--I---- |
| Instruction-based Acceleration for Post-Quantum Cryptography |
Sarno Ivan |
-S----- |
| Large SRAM Cache Architecture Design Challenges |
Rafinesque Enzo |
---O--- |
| Méthodologie de synthèse de très haut niveau pour des architectures hétérogènes logicielles et matérielles |
Lounes Gaëtan |
---O--- |
| Non-destructive characterization of Breakdown Voltage measurement and Application on a 55nm SiGe HBT featuring |
Réveil Lucas |
----F-- |
| On the Possibility of Relying Solely on FeMFET Variability for PUF Implementations |
Filsinger Miqueas |
-S----- |
| Parallel TIADC calibration for intermittent signal conversion |
Lapert Grégoire |
------C |
| Physical Unclonable Functions (PUFs): A Novel Approach for Generating Unique and Secure Signatures in Electronic Devices |
Kulagin Vasilii |
-S----- |
| Security of Dynamically Reconfigurable RISC-VSystems: I/O Attack Focus |
Jendoubi Aya |
-S----- |
| SoC-FPGA HW Trojan leaking data through EM Covert Channel |
Nicolas Marie-Aïnhoa |
-S----- |
| Two Case Studies in Low-Bits Quantization-Aware Training |
Bouarah Romain |
--I---- |
| Ultra-Low Power Heart Rate Detection Module for Pacemakers dedicated to Small Animals |
Vermot Des Roches Quentin |
------C |
| Using I/Os for Temperature Regulation for GMM Learning |
Gana Lina |
--I---- |
Session 3 - vendredi / friday (13/06), 10 h → 11 h
| Titre | Présentateur / Présentatrice | Axe(s) |
|---|
| A 20.6-24.9 TOPS/W Multiplier-Less Digital In-Memory Computing Macro with low-cost Multi-Layer Inference in 28nm FDSOI for edge AI. |
Gautier Antoine |
H------ |
| Accelerating LWE-Based Post-Quantum Cryptography with Approximate Computing |
Crescenzo Diamante Simone |
-S----- |
| Ahead of Time Generation for GPSA Protection in RISC-V Embedded Cores |
Savary Louis |
-S----- |
| Analyzing Embedded AI Vulnerabilities in Google’s LiteRT Through Fault Injection |
Alexandrino De Melo Leonardo |
-S----- |
| Approximate Computing for Cryptography: Leveraging FD-SOI Back-Gate Scaling in LPPN |
Marenco Andrea |
-S----- |
| Système électronique embarqué pour la détection dynamique en temps réel de défauts de roue de trains |
Laviale Mathias |
--I---- |
| Characterization and modelling of the thermal behavior of 55nm SiGe HBT |
Sarafinof Arthur |
---O--- |
| CMOS Design of a Bidirectional AC-Switch Control Circuit with Capacitive Isolation |
Zhang Ming |
------C |
| Design Exploration of RISC-V Soft-Cores through Speculative High-Level Synthesis |
Feuilletin Thomas |
H------ |
| Développement de nouveaux algorithmes d’IA pour le traitement de données radar 4D |
Hernandez Adrien |
H------ |
| Enhancing Keystone Security Against Cache Timing Attacks: A Modular Approach |
Elmnaouri Oussama |
-S----- |
| Evaluation of Fixed-Point Quantized CNNs with Statistical Fault Injection |
Guillemé Wilfread |
-SI---- |
| FPGA implementation of a multi-application Growing Neural Gas model Using Network-On-Chip |
Derue Florent |
--I---- |
| Flexible Framework for Implementing Spiking Neural Networks on FPGA |
Thomas Loïc |
--I---- |
| High Temperature Stress and NBTI Reliability Investigation of JL-VNWFETs |
Wang Yifan |
---O--- |
| JL2 Vertical GAA Transitor Based Standrad Cell Library Design Flow |
Mannaa Sara |
----F-- |
| Low-Latency (i)FFT RTL Implementation for the FALCON Post-Quantum Signature Algorithm |
Ortega Alexandre |
-S----- |
| Modélisation de la consommation énergétique d’une station dans un réseau Wi-Fi HaLow |
Maudet Sébastien |
---OFT- |
| Network Folding: A Resource-Efficient Approach for DNN Streaming Architectures |
Pham Van Quan |
--I---- |
| Non-volatile Ferroelectric-AND (FeAND) memory cell design |
Darne Basile |
----F-- |
| OnLine Unsupervised Learning of Self-Organizing Maps for SSL: a Hardware Implementation |
Masson Alexandre |
--I---- |
| Optimisation pour l’implémentation FPGA des algorithmes d’apprentissage par renforcement fondés sur la fonction valeur pour la navigation autonome de robots mobiles logistiques en environnement déterministe à forte densité d’obstacles |
Ben-Akka Marouane |
--I---- |
| Power of two fine-tuning for patient-specific cardiac arrhythmia recognition |
Chêne Mathieu |
--I---- |
| Reliability Under Stress: The Impact of Localized Aging on RO-PUF Architectures in FPGAs |
Douadi Aghiles |
-S----- |
| Sécuriser la blockchain : détection de dérives temporelles en embarqué |
Jayet Quentin |
-S----- |
| Système Opto-électronique Préliminaire pour l’Évaluation de l’Instabilité de la Cheville |
Wang Wenzheng |
-----T- |
| The technological choice in the eco-design of AI accelerators: Landscape and research directions |
Maillard Louis |
--I---- |
| Toward a generic and flexible architecture for AI hardware |
Ibrahim Mustafa |
--I---- |
| Towards Automated Hardware Generation for Spiking Neural Networks: A Modular Design Flow Approach |
Zhang Xindan |
--I---- |
| Une solution par Lockstep pour une architecture RISC-V sur FPGA résistante aux radiations |
Closquinet Hugo |
-S----- |
| Verilog-A Compact Model of Ferroeletric Memory Devices For Compute-In-Place Applications |
Muthusamy Poovendran |
----F-- |
| Vers une électronique embarquée pour l’instrumentation nucléaire et l’identification de particules |
Portanguen Julien |
---O--- |
| Wireless, Energy-Autonomous Embedded System for Real-Time Monitoring of Intracranial Pressure |
Chapman Ollie |
------C |
| Rappel des dates clefs |
|---|
| Date d’ouverture des soumissions |
24 février 2025 (passée) |
| Date limite de soumission |
4 avril 2025 18 avril 2025 (passée) |
| Notification aux auteurs |
5 mai 2025 (passée) |
| Colloque |
11, 12 et 13 juin 2025 |
